D2 Shin君がISSCC 2025にて、「低開発コストと低消費電力を両立する新規ストラクチャードASIC型AIプロセッサ」に関する研究成果を発表しました。発表の様子はこちら。
D2 Shin君がISSCC 2025にて、「低開発コストと低消費電力を両立する新規ストラクチャードASIC型AIプロセッサ」に関する研究成果を発表しました。発表の様子はこちら。
M1潘君がASP-DAC’25にて研究成果を発表し、Special Feature Awardを受賞しました。
D2 Shin君の論文がISSCCに採択されました。低電力AIプロセッサの低コスト化を実現するためのビアプログラマブルなニューロアレープロセッサの研究について発表します。
IEEE Solid-State Society Magazine 2024秋特集号に、2024年8月に行ったIEEE Solid-State Dircuits Directions主催AIプロセッサワークショップに関する小菅先生の記事が掲載されました。詳細はこちらから。
昨年度に学内インターンで研究に参加していたB4河田さんが、国際学会IEEE APC-CAS 2024にて口頭発表を行いました。一般音声認識 AI機能において低遅延低電力に特徴抽出可能なAIプロセッサ技術を発表しました。発表の様子はこちら。
東京大学大学院工学系研究科 松尾・岩澤研究室では毎年、一般向けにDeep Learning講座を開講されております。当研究室の小菅も、LLM講座・第6回「LLMの発展を支える半導体エコシステム」と題して、半導体の基本とLLM向け半導体を取り巻く状況、HWからSWをつなぐ技術群について講演を行いました。詳細はこちら。
ESSERC 2024で、卒業生の柴さんが低電力AIプロセッサに関する研究成果を発表しました。28nmで試作したSRAMベースのCompute in memory chipで、ニューラルネットワークモデルに併せて動的にADCの動作レンジを調整するという手法です。発表の様子はこちらからご覧ください。TSMC社との共同研究成果となります。
低電力AIプロセッサに関する論文が、IEEE Journal of the Electron Devices Societyに採択されました。
小菅がオーガナイザを務めるIEEE Solid-State Circuits Directions Workshop: Think Impact with ICs Workshop on System, Circuit, Device, and Packaging Co-Optimization for Next Generation AI SystemsがWebinar開催されます。詳細及び参加登録はこちら。IEEE SSCS会員の方はアーカイブ配信もご覧頂けます。
低電力AIプロセッサの論文がIEEE ESSERCに採択されました！9月9日-12日の日程でベルギーで開催される本学会にて発表します。